-------------------------------------------------------------------------------
-- Archivo:                         mlu.vhdl
-- Fecha de creacion:               13/01/2011
-- Ultima fecha de modificacion:    28/01/2011
-- Diseñador:                       Liliana Andrade
-- Diseño:                          mlu
-- Proposito:                       Unidad logica de  un  bit  que realiza  las
--                                  operaciones and, or, xor y not
-------------------------------------------------------------------------------

library ieee;
use ieee.std_logic_1164.all;

entity mlu is
    port(
        X_i     : in  std_logic;
        Y_i     : in  std_logic;
        Z_AND_o : out std_logic;
        Z_OR_o  : out std_logic;
        Z_XOR_o : out std_logic;
        Z_NOT_o : out std_logic
	);
end mlu;

architecture behavioral of mlu is

    begin
        Z_AND_o <= X_i and Y_i;
        Z_OR_o  <= X_i or Y_i;
        Z_XOR_o <= X_i xor Y_i;
        Z_NOT_o <= not X_i;

end behavioral;
